• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung betrifft ein Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen mit Kupfer-Nickel-Gold-Schichtaufbau, wobei mittels einer ersten Resist-Maske aus positivem Resist der Kupferkern der Leitbahnen und Kontaktflächen galvanisch abgeschieden und mittels einer zweiten Resist-Maske der Kupferkern der Leitbahnen und Kontaktflächen von einer Nickel-Gold-Schicht umhüllt wird. Ihr liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem metallische Leitbahnen und Kontaktflächen auf verschiedenen elektronischen Bauelementen kostengünstig mit den bekannten und erprobten Verfahren herstellbar sind, welche die oben dargestellten Nachteile nicht aufweisen. Erfindungsgemäß wird die Aufgabe dadurch gelöst, dass die Leitbahnen und Kontaktflächen mittels zweier übereinander angeordneter Resist-Masken so hergestellt werden, dass das den Kern der Leitbahn bildende Kupfer vollständig von der sich oberhalb des Kupferkerns erstreckenden Nickel-Gold-Schicht und einer daran anschließenden, sich unterhalb des Kupferkerns erstreckenden, aus einer Diffusionsbarriere und Keimschicht bestehenden Schicht umschlossen wird.
    公开号:DE102004005361A1
    申请号:DE102004005361
    申请日:2004-02-03
    公开日:2005-09-01
    发明作者:Axel Brintzinger；Octavio Trovarelli
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-44
    专利说明:
    [0001] DieErfindung betrifft Verfahren zur Herstellung von metallischen Leitbahnenund Kontaktflächenauf elektronischen Bauelementen mit Kupfer-Nickel-Gold-Schichtaufbau,wobei mittels einer ersten Resist-Maske aus positivem Resist derKupferkern der Leitbahnen und Kontaktflächen galvanisch abgeschiedenund mittels einer zweiten Resist-Maske der Kupferkern der Leitbahnenund Kontaktflächenvon einer Nickel-Gold-Schichtumhüllt wird.
    [0002] Derartigein einer Ebene angeordnete Leitbahnen dienen bekanntermaßen insbesondereder Umverdrahtung der Kontaktflächen(Kontakt-Pads) des Bauelements in die auf der Oberfläche desBauelements vorzugsweise als Raster angeordnete Anschlusskontakte,die in verschiedenen Anwendungsfällenauch als Kontaktflächenausgeführtsind und mit deren Hilfe das Bauelement in eine elektronische Schaltungintegriert wird. Diese Anordnungen gewinnen zunehmend für Wafer-Level-Packages oder Chip-Size-Packagesan Bedeutung, die im Wafer-Verbandgefertigt werden und vor der Vereinzelung für die üblichen, nachfolgenden Montageprozessealle gleichzeitig Umverdrahtung, Schutzpassivierung (BCB) und Anschlusskontakteerhalten. Um der stetigen Forderung nach noch kleineren Bauelementeabmessungengerecht zu werden, weisen diese Bauelemente keine Gehäuse sondernhöchstens schützende Passivierungs-oder Kunststoffschichten auf, so dass deren Abmessungen genau odernahezu denen des enthaltenen integrierten Schaltkreises (Chips)entsprechen.
    [0003] ImWesentlichen ist kein gesonderter Schutz der Leitbahnen vorgesehen.Da jedoch nach Zuverlässigkeitstests,beispiels weise den Ultrakurzzeittests (HAST), die Leitbahnen Korrosionsanzeichen aufwiesen,wurde eine nach Entfernung der ersten Maske zu fertigende zweiteMaske entworfen, mit welcher die als eigentlicher, elektrischerLeiter dienende Kupferbahn von einer Nickel-Gold-Schicht umhüllt wird.Die Nickel-Gold-Schichtumfasst einen Nickellayer und einen Goldlayer und ist vorzugsweisegesputtert.
    [0004] Jedochwurde festgestellt, dass der Kupferkern der Leitbahnen an seinenFlanken aufgrund der Flankenform der Öffnungen der ersten Maske einen Überhangbereichausbildet, in welchem ein Rest des positiven Resists nach dessenEntwicklung verbleibt und dass dieser Resistrest wiederum die Ursachefür Korrosionoder füreine Kontamination des Bauelements sein kann.
    [0005] Eineweitere Möglichkeitzum Schutz der Leitbahnen besteht in dem Aufbringen einer passivierendenSchicht aus dielektrischem Material über das gesamte Bauelement.Dieser ganzflächigedünne Überzug istjedoch fürBauelemente, welche eine dreidimensionale Struktur im Sinne von über dieBauelementoberflächehinausragenden Objekten aufweisen nicht geeignet. Solche Objektesind beispielsweise nachgiebige Erhebungen (Elastomer-Bumps), welchedie Anschlusskontakte des Bauelements tragen und der zuverlässigen Kontaktierungbei der Verbindung von Materialien deutlich abweichender Ausdehnungskoeffizientendienen.
    [0006] Davon diesen Erhebungen die den Überzug bildendeMasse häufigabfließt,die Leitbahnen aber auch diese Erhebungen bedecken können unddarüberhinaus die Anschlusskontakte auf der Kuppe der Erhebungen den Leitbahnenvergleichbar aufgebaut sind und deshalb die gleichen Probleme aufweisen, istdieser Schutz nicht anwendbar.
    [0007] DerErfindung liegt somit die Aufgabe zugrunde, ein Verfahren anzugeben,mit dem metallische Leitbahnen und Kontakt flächen auf verschiedenen elektronischenBauelementen kostengünstigmit den bekannten und erprobten Verfahren herstellbar sind, welchedie oben dargestellten Nachteile nicht aufweisen.
    [0008] Erfindungsgemäß wird dieAufgabe durch das im Anspruch 1 dargestellte Verfahren entsprechendder dort genannten Merkmale gelöst.
    [0009] MitHilfe dieses Verfahrens ist gewährleistet, dassdie Leitbahnen und die Kontaktflächenso hergestellt werden, dass sie vollständig von einer schützendenSchicht umgeben sind und der Einschluss kontaminierender Materialien,beispielsweise von Resistresten selbst bei dessen fototechnischerEntfernung, vollständigvermieden werden.
    [0010] DieserVorteil wird dadurch erzielt, dass der Überhang, welcher aufgrund dergeneigten Flanken der ersten Resist-Maske an den Flanken des galvanischabgeschiedenen Kupferkerns der Leitbahnen und Kontaktflächen zumeinen verringert wird, indem auf die erste Resist-Maske, diese überlagernd,eine zweite, strippbare Resist-Maske so aufgebracht wird, dass dieKupferflanken zumindest im oberen Abschnitt steiler werden und außerdem durchdie Möglichkeitdes Strippens vollständigentfernt werden.
    [0011] DasStrippen der zweiten Resist-Maske wird durch das Einfügen einerzweilagigen Schicht zwischen erster und zweiter Resist-Maske ermöglicht. DieseZwischenschicht besteht aus einem ersten Layer, welcher als Diffusionsbarrieredient, und aus einem zweiten Layer, welcher als Keimschicht für das galvanischeAbscheiden des Kupferkerns dient. Die Zwischenschicht wird deshalbnach dem galvanischen Auftragen des ersten Resists und dessen Strukturierungaufgebracht und bildet nach dem Ätzendes nicht vom Kupferkern überdecktenBereichs letztendlich den unteren Teil der späteren, den Kupferkern der Leitbahnund der Kontaktfläche vollständig umhüllendenSchicht.
    [0012] Denzweiten, oberen Teil der umhüllenden Schichtbildet eine auf den Kupferkern aufgebrachte Nickel-Gold-Schicht,die ebenfalls aus zwei Layern, dem Nickel- und dem Goldlayer bestehtund sich an die freien Abschlüsseder Diffusionsbarriere und Keimschicht anschließen, so dass nunmehr der Kupferkernvollständigumhülltist. Dieser schichtartige Aufbau einer Leitbahn unter Verwendungvon Kupfer als elektrischen Leiter wird bekanntermaßen bevorzugtund sollte auch in der vorgestellten Erfindung beibehalten werden,da Kupfer die beste elektrische Leitfähigkeit aufweist und Gold hervorragendals Kontaktflächegeeignet ist, währendNickel hauptsächlichals Haftmittler zwischen den beiden Materialien dient.
    [0013] Dieseden Kupferkern vollständigumhüllendeSchicht hat außerder Tatsache, dass sie durch das Verkapseln des Kupferkerns Korrosionverhindert, zum Beispiel an freiliegenden und damit im feuchtenMedium währendeines Zuverlässigkeitstestsals elektrolytische Elemente wirkenden Kupfer-Nickel-Gold-Übergängen, den Vorteil, dass auch dieerste Resist-Maske gestrippt werden kann und somit deren hygroskopischeEigenschaft nicht zu Schädigungenund Ausfällenführenkann.
    [0014] Dadie zweite Resist-Maske auf der ersten und mit deren Maskenöffnungenkorrespondierend aufzutragen ist, sieht eine besonders vorteilhafte Ausführungsformder Erfindung vor, dass die Struktur der zweiten Resist-Maske derStruktur der ersten Resist-Maske entspricht. Das führt durchdie Überlagerungder Flanken der Maskenöffnungeninsbesondere dazu, dass die Flanken steiler und infolge dessen die Überhänge desKupferkerns geringer werden, was die vollständige Entfernung der zweiten,oberen Resist-Maske begünstigt.
    [0015] Die übereinstimmendenStrukturen der ersten und der zweiten Resist-Maske ermöglichensomit, dass beide Resists lithografisch mit einer Maske strukturiertwerden können.
    [0016] Indementsprechend einer speziellen Ausführung der Erfindung die Diffusionsbarriereaus Tantal-Nitrid besteht, ist eine sehr wirksame Diffusionsbarrierezwischen dem Kupfer der Leitbahn und dem elektronischen Bauelementvorhanden. Gleichzeitig kann das Tantal-Nitrid auch als Ätzbarrierefür die Kupfer-Keimschichtin einem nachfolgenden standardmäßigen Ätzschrittdienen.
    [0017] ZurHerstellung der Diffusionsbarriere und der Kupfer-Keimschicht ist ineiner anderen vorteilhaften erfinderischen Ausgestaltung vorgesehen, dassbeide Schichten gesputtert werden. Damit kommt ein erprobter Verfahrensschrittzur Anwendung, mit dem differenzierbare und präzise, dünne Schichten herstellbar sind,was von besonderem Vorteil ist, um die erfindungsgemäße, vollständige Umhüllung desKupferkerns der Leitbahnen und Kontaktflächen zu erzeugen.
    [0018] Für die Anwendungdes Verfahrens in der Wafer-Level-Package-Technologie handelt es sich wie beschriebenbei dem elektronischen Bauelement um ein Halbleiterbauelement, welchesin diesen speziellen Anwendungsfall sich noch im Wafer-Verband befindetund in dieser Fertigungsphase mit den der Umverdrahtung dienendenLeitbahnen und Kontaktflächenversehen wird. Ebenso ist es jedoch auch möglich, dass das elektronischeBauelement ein bereits vereinzeltes Halbleiterbauelement oder einPolymerbauelement ist, je nach dem wo und unter welchen Anforderungenderartige Leitbahnen und Kontaktflächen benötigt werden.
    [0019] DieErfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden.Die zugehörigeZeichnung zeigt in
    [0020] 1 eineschematische Schnittdarstellung durch eine Leitbahn entsprechenddem Stand der Technik und
    [0021] 2 eine schematische Darstellung der erfindungsgemäßen Verfahrensschritte.
    [0022] In 1 istein elektronisches Bauelement 1, im Ausführungsbeispielein Halbleiterbauelement dargestellt, auf welchem eine Leitbahn 2 aufgebracht ist.Die Leitbahn 2 besteht aus einem Kupferkern 3, welcherauf einer ersten Keimschicht 4 aus Kupfer angeordnet undansonsten von einer Nickel-Gold-Schicht 5 umhüllt ist.
    [0023] DerKupferkern 3 weist an seinen seitlichen Flanken 6 einen Überhang 7 auf,der durch einen Resist-Rest 8 ausgefüllt ist. Dieser Resist-Rest 8 istein Rest der bekanntermaßendurch fotografische Entwicklung entfernten positiven ersten Resist-Maske undverursacht aufgrund seiner hygroskopischen Eigenschaften Fehlerin Zuverlässigkeitstests,die unter feuchten Umgebungsbedingungen stattfinden.
    [0024] In 2a)bis e) sind dagegen schematisch die wesentlichen erfindungsgemäßen Verfahrensschrittezur Herstellung einer vollständigumhüllten Leitbahn 2 abgebildet.
    [0025] In 2a)ist ein mittels erster Keimschicht 4 kupferkaschiertes,elektronisches Halbleiterbauelement 1, versehen mit einerersten Resist-Maske 9 dargestellt. Die erste Resist-Maske 9 bestehtin diesem Ausführungsbeispielaus einem elektrophoretischen Resist und ist galvanisch abgeschieden.Die Strukturierung des Resist erfolgt lithografisch und weist Öffnungen überall dortauf, wo Leitbahnen 2 und Kontaktflächen herzustellen sind. DieOberfläche derersten Resist-Maske 9 und deren Öffnung flächig überdeckend, ist die Diffusionsbarriere 10 ausTantal-Nitrid und nachfolgend die zweite Keimschicht 11 ausKupfer aufgesputtert. Die Dicke der Diffusionsbarriere 10 mussdabei ausreichend sein, um einen niedrigen Kontaktwiderstand undeinen hohen Korrosionsschutz zu gewährleisten.
    [0026] Daselektronische Halbleiterbauelement 1 in 2b)weist bereits die auf der zweiten Keimschicht 11 ebenfallsgalvanisch abgeschiedene und lithografisch strukturierte zweiteResist-Maske 12 auf, wobei die dargestellte Öffnung derzweiten Resist-Maske 12 die gleiche Größe und Position aufweist, wiedie Öffnungder ersten Resist-Maske 9. Lediglich die übereinanderliegenden Flanken 6 der Öffnungen der ersten 9 undzweiten Resist-Masken 12 zeigen unterschiedliche Neigungen.In die Öffnungder ersten 9 und zweiten Resist-Masken 12 ist durch galvanische Abscheidungder Kupferkern 3 der Leitbahn 2 aufgebracht, derinfolge der Flanken 6 einen wannenähnlichen Querschnitt zeigt.
    [0027] DerZustand des elektronischen Halbleiterbauelements 1 nachdem anschließenden,vollständigenEntfernen der zweiten Resist-Maske 12 mittels Strippenund dem Ätzender Diffusionsbarriere 10 sowie der zweiten Keimschicht 11,ist in 2c) zu sehen. Die wannenähnlicheForm des Kupferkerns 3 mit einem geringen Überhang 7 unddas Vorhandensein der ersten Resist-Maske 9 führt dazu,dass sowohl die Diffusionsbarriere 10 als auch die zweite Keimschicht 11 nichtnur unterhalb des Kupferkerns 3 sondern auch im unterenBereich dessen seitlicher Begrenzung verblieben ist und einen schalenförmigen Querschnittaufweist.
    [0028] Anschließend erfolgtdas Plattieren des Kupferkerns 3 nacheinander mit Nickelund Gold. Da das Plattieren im Bereich der Öffnung der ersten Resist-Maske 9 erfolgtund aufgrund der beschriebenen schalenförmigen Form der aus Diffusionsbarriere 10 undKeimschicht 11 gebildeten Schicht schließt sich dieaus einem Nickel- 13 und einem Gold-Layer 14 bestehendeNickel-Gold-Schicht 5 an die Schicht aus Diffusionsbarriere 10 undKeimschicht 11 lückenlos an,so dass der Kupferkern 3 durch diese beiden Schichtsysteme,wie in 2d) ersichtlich, vollständig umhüllt ist.
    [0029] Nachder Umhüllungdes Kupferkerns 3 erfolgt das Strippen der ersten Resist-Maske 9,wodurch diese vollständigent fernt wird (2d) und anschließend das Ätzen derersten, das Halbleiterbauelement bedeckenden Keimschicht 4 ausKupfer (2e).
    1 elektronischesBauelement 2 Leitbahn 3 Kupferkern 4 ersteKeimschicht 5 Nickel-Gold-Schicht 6 Flanken 7 Überhang 8 Resist-Rest 9 ersteResist-Maske 10 Diffusionsbarriere 11 zweiteKeimschicht 12 zweiteResist-Maske 13 Nickel-Layer 14 Gold-Layer
    权利要求:
    Claims (7)
    [1] Verfahren zur Herstellung von metallischen Leitbahnenund Kontaktflächenauf elektronischen Bauelementen mit Kupfer-Nickel-Gold-Schichtaufbau,wobei mittels einer ersten Resist-Maske aus positivem Resist derKupferkern der Leitbahnen und Kontaktflächen galvanisch abgeschiedenund mittels einer zweiten Resist-Maske der Kupferkern der Leitbahnenund Kontaktflächenvon einer Nickel-Gold-Schicht umhüllt wird, dadurch gekennzeichnet,dass die erfindungsgemäßen Leitbahnen (2)und Kontaktflächenmit folgenden Prozessschritten hergestellt werden: – Herstellender ersten Resist-Maske (9), – flächiges Aufbringen einer Diffusionsbarriere(10) und anschließendeiner zweiten Kupfer-Keimschicht (11), die Struktur derersten Resist-Maske (9) fortführend, – Herstellender zweiten Resist-Maske (12) auf der zweiten Keimschicht(11), so dass die zweite Keimschicht (11) im Bereichder herzustellenden Leitbahnen (2) und Kontaktflächen freibleibt, – galvanischesAbscheiden des Kupferkerns (3) der Leitbahnen (2)auf der freiliegenden zweiten Keimschicht (11), – Strippender zweiten Resist-Maske (12), – Ätzen der Diffusionsbarriere(10) und der zweiten Keimschicht (11), – Aufbringender Nickel-Gold-Schicht (5) und – Strippen der ersten Resist-Maske(9).
    [2] Verfahren zur Herstellung von metallischen Leitbahnen undKontaktflächennach Anspruch 1, dadurch gekennzeichnet, dass die Struktur der zweiten Resist-Maske (12)der Struktur der ersten Resist-Maske (9) entspricht.
    [3] Verfahren zur Herstellung von metallischen Leitbahnenund Kontaktflächennach Anspruch 2, dadurch gekennzeichnet, dass die Strukturierungder ersten und der zweiten Resist-Maske (9, 12)litografisch mit der gleichen Maske erfolgt.
    [4] Verfahren zur Herstellung von metallischen Leitbahnenund Kontaktflächennach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Diffusionsbarriere(10) aus Tantal-Nitrid besteht.
    [5] Verfahren zur Herstellung von metallischen Leitbahnenund Kontaktflächennach einem der Ansprüche1 bis 3, dadurch gekennzeichnet, dass die Diffusionsbarriere (10)und die zweite Kupfer-Keimschicht (11) gesputtert werden.
    [6] Verfahren zur Herstellung von Metall-Leitbahnen nacheinem der Ansprüche1 bis 5, dadurch gekennzeichnet, dass das elektronische Bauelement (1)ein Halbleiterbauelement ist.
    [7] Verfahren zur Herstellung von Metall-Leitbahnen nacheinem der Ansprüche1 bis 5, dadurch gekennzeichnet, dass das elektronische Bauelement (1)ein Polymerbauelement ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    CN104851842B|2018-04-10|包括嵌入式表面安装器件的半导体器件及其形成方法
    KR101522763B1|2015-05-26|콤포넌트 패키지용 장치 및 방법
    CN206742228U|2017-12-12|半导体器件
    CN102810528B|2015-07-08|插入件测试结构
    US9385008B2|2016-07-05|Semiconductor component of semiconductor chip size with flip-chip-like external contacts
    US9142500B2|2015-09-22|Apparatus for lead free solder interconnections for integrated circuits
    TWI470756B|2015-01-21|半導體結構及形成半導體裝置的方法
    US5977641A|1999-11-02|Semiconductor device and method for manufacturing the same
    US7071024B2|2006-07-04|Method for packaging a microelectronic device using on-die bond pad expansion
    US7355288B2|2008-04-08|Low fabrication cost, high performance, high reliability chip scale package
    TWI377630B|2012-11-21|Semiconductor device and fabricating method thereof
    US6524885B2|2003-02-25|Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
    CA1108305A|1981-09-01|Electronic circuit device and method of making the same
    US6611052B2|2003-08-26|Wafer level stackable semiconductor package
    US8481418B2|2013-07-09|Low fabrication cost, high performance, high reliability chip scale package
    US8859420B2|2014-10-14|Structure and method of making interconnect element, and multilayer wiring board including the interconnect element
    TWI517351B|2016-01-11|中介層封裝體裝置及中介層組件的建構方法
    KR101114202B1|2012-02-22|도전성 비아 제조 및 충전 방법과 그렇게 형성된 도전성 비아
    US7132750B2|2006-11-07|Semiconductor component having conductors with wire bondable metalization layers
    TWI429040B|2014-03-01|半導體結構及半導體裝置的製造方法
    US8063495B2|2011-11-22|Semiconductor device
    KR100838440B1|2008-06-16|전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
    KR101349985B1|2014-01-13|반도체 소자를 패키징하기 위한 방법
    KR100391022B1|2003-09-29|Film carrier, method of mounting semiconductor device and semiconductor device using film carrier
    US9142502B2|2015-09-22|Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
    同族专利:
    公开号 | 公开日
    US20050186772A1|2005-08-25|
    DE102004005361B4|2008-01-17|
    US7271095B2|2007-09-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-01| OP8| Request for examination as to paragraph 44 patent law|
    2007-09-13| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2008-07-10| 8364| No opposition during term of opposition|
    2009-12-17| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004005361A|DE102004005361B4|2004-02-03|2004-02-03|Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen|DE102004005361A| DE102004005361B4|2004-02-03|2004-02-03|Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen|
    US11/049,615| US7271095B2|2004-02-03|2005-02-02|Process for producing metallic interconnects and contact surfaces on electronic components|
    [返回顶部]